Project detail
FPGA Alarm Clock
Verilog 기반 디지털 알람 시계
Overview
Verilog로 디지털 시계와 알람 기능을 설계하고 FPGA 보드에서 동작하도록 구현한 프로젝트입니다.
Problem
시계 동작과 사용자 설정, 알람 출력이 서로 충돌하지 않도록 상태와 신호를 설계해야 했습니다.
My Role
담당 범위와 기여 내용을 입력해 주세요.
Implementation
모듈 구성, 클럭 분주, 입력 처리 등 실제 구현 내용을 입력해 주세요.
Problem Solving
타이밍 또는 상태 전환 문제를 해결한 과정을 입력해 주세요.
Result
보드 검증 결과와 구현 범위를 입력해 주세요.
What I Learned
프로젝트를 통해 배운 점을 입력해 주세요.